DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

05478034 \*\*Image available\*\* SEMICONDUCTOR CIRCUIT, SEMICONDUCTOR DEVICE AND MANUFACTURE **THEREOF** 

PUB. NO.:

**09-092834** [JP 9092834 A]

PUBLISHED:

April 04, 1997 (19970404)

INVENTOR(s): MAKITA NAOKI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

07-243478 [JP 95243478]

FILED:

September 21, 1995 (19950921)

INTL CLASS:

[6] H01L-029/786; H01L-021/336; H01L-021/20; H01L-021/8238;

H01L-027/092

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS); R132

(ELECTRONIC MATERIALS -- Electrostatic Induction Type

Transistors, SIT)

#### **ABSTRACT**

PROBLEM TO BE SOLVED: To provide a high-performance semiconductor device and a high- performance semiconductor circuit which have an N-channel transistor and a P-channel transistor on an insulating substrate.

SOLUTION: This device and circuit have an N-channel transistor (NTFT) and a P-channel transistor (PTFT) in which active regions 103n, 103p are formed on a substrate 101 having an insulating surface by utilizing a silicon film having a crystallinity, and the PTFT contains a fixed quantity of a catalyst element for promoting the crystallization of an amorphous silicon film in the active region 103p, and the concentration of the catalyst element of the active region 103n of the NTFT is made lower than the concentration of the active region 103p of the PTFT.

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平9-92834

(43)公開日 平成9年(1997)4月4日


(51) Int. Cl. <sup>6</sup>	識別記号	FΙ					
HO1L 29/786	<b>3</b>	HOIL 29/78		627	G		
21/336 . 21/20 21/8238		. 21/20			С		
		27/08		321			
27/092					•		
		審査請求	未請求	請求項0	つ数16	OL	(全15頁)
(21)出顧番号	特顧平7-243478	(71)出願人	000005049				
			シャーブ	株式会社			
(22)出願日	平成7年(1995)9月21日		大阪府大	阪市阿倍	野区县	<b>池町22</b>	番22号
		(72)発明者	牧田 直	樹			
			大阪府大	阪市阿倍	野区县	池町22	番22号 シ
			ャープ株	式会社内			
		(74)代理人	弁理士	山本 秀	策		
•							
		}					
		1					
		1					
		-					

### (54) 【発明の名称】半導体回路、半導体装置およびそれらの製造方法

#### (57)【要約】

【課題】 絶縁基板上にNチャネル型トランジスタとP チャネル型トランジスタとを有する高性能な半導体装置、半導体回路を提供する。

【解決手段】 結晶性を有するケイ素膜を利用して活性 領域103n、103pが絶縁表面を有する基板101 上に構成されたNチャネル型トランジスタ(NTFT) とPチャネル型トランジスタ(PTFT)とを有し、P TFTは、その活性領域103pに非晶質ケイ素膜の結 晶化を助長する触媒元素を一定量含有しており、前記N TFTの活性領域103pの機度よりも低いことを特 徴とする。



【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に、結晶性を有 するケイ素膜からなる活性領域を各々有するNチャネル 型トランジスタとPチャネル型トランジスタとが相補型 に構成されたCMOS構造の半導体回路であって、

該Pチャネル型トランジスタは、該活性領域に非晶質ケ イ素膜の結晶化を助長する触媒元素を含有しており、眩 Nチャネル型トランジスタの活性領域は、該触媒元素の 濃度を該 P チャネル型トランジスタの活性領域の濃度よ りも低くなしてある半導体回路。

域中の前記触媒元素の濃度が、1×10<sup>1</sup> atoms/ cm'~1×10''atoms/cm'である請求項1に 記載の半導体回路。

【請求項3】 前記Pチャネル型トランジスタの活性領 域中の前記触媒元素の濃度が、1×10<sup>14</sup> a toms/ cm'~1×10''atoms/cm'である請求項1に 記載の半導体回路。

【請求項4】 前記Nチャネル型トランジスタの活性領 域中の前記触媒元素の濃度が、1×10<sup>1</sup> atoms/ cm'未満である請求項1乃至3のいずれか一つに記載 の半導体回路。

【請求項5】 前記触媒元素の濃度は、2次イオン質量 分析法によって、得られた最小値で定義される請求項1 乃至4のいずれか一つに記載の半導体回路。

【請求項6】 絶縁表面を有する基板上に、結晶性を有 するケイ素膜からなる活性領域を各々有するNチャネル 型トランジスタとPチャネル型トランジスタとが形成さ れた半導体回路であって、

該Pチャネル型トランジスタはその活性領域が 触媒元 30 案により結晶化された結晶性ケイ素膜により形成されて おり、該Nチャネル型トランジスタはその活性領域が、 触媒元素を使用しない固相結晶化過程により結晶化され た結晶性ケイ索膜により形成されている半導体回路。

【請求項7】 絶縁表面を有する基板上に、結晶性を有 するケイ素膜からなる活性領域を各々有するNチャネル 型トランジスタとPチャネル型トランジスタとが形成さ れた半導体回路であって、

酸Pチャネル型トランジスタはその活性領域が 触媒元 素により結晶化された結晶性ケイ素膜により形成されて 40 おり、該Nチャネル型トランジスタはその活性領域がレ ーザー光または強光照射により結晶化された結晶性ケイ 素膜により形成されている半導体回路。

【請求項8】 前記触媒元素として、Ni、Co、F e, Pd, Pt, Cu, Ag, Au, In, Sn, Al およびSbから選ばれた一種または複数種の元素が用い られた請求項1乃至7のいずれか一つに記載の半導体回

【請求項9】 半導体回路を一部に備える半導体装置で

よび8のいずれか一つに記載のものからなる半導体装

【請求項10】 絶縁表面を有する基板上に非晶質ケイ 索膜を形成する工程と、

該非晶質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化 を助長する触媒元素を導入する工程と、

加熱処理を施し、該触媒元素が導入された該非晶質ケイ 素膜領域を結晶化させて結晶性ケイ素膜領域を得る工程 ٤,

該結晶性ケイ索膜領域を利用してPチャネル型トランジ 10 スタを形成する工程と、

該結晶性ケイ素膜領域以外の領域を利用してNチャネル 型トランジスタを形成する工程とを含む半導体回路の製

【請求項11】 絶縁表面を有する基板上に非晶質ケイ 索膜を形成する工程と、

該非晶質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化 を助長する触媒元素を導入する工程と、

加熱処理を施し、該触媒元素が導入された該非晶質ケイ 素膜領域を結晶化させ、さらに結晶化させた非晶質ケイ 素膜領域の周辺部に存在する該非晶質ケイ素膜を基板表 面に対し概略平行な方向に結晶成長を行わせて結晶性ケ イ索膜領域を得る工程と、

該結晶性ケイ素膜領域を利用してPチャネル型トランジ スタを形成する工程と、

該触媒元素により結晶化されていない領域を利用してN チャネル型トランジスタを形成する工程とを含む半導体 回路の製造方法。

【請求項12】 前記加熱処理を施して前記結晶性ケイ 素膜領域を得た後において、

さらに高い温度で加熱処理を施し、前記触媒元素による 結晶化が及んでいない領域を核発生させて固相結晶化す る工程と、

該加熱処理を施して得た該結晶性ケイ素膜領域を利用し てPチャネル型トランジスタを形成する工程と、

該触媒元素による結晶化が及んでいない領域を核発生さ せ固相結晶化させた領域を利用してNチャネル型トラン ジスタを形成する工程とを含む請求項10または11に 記載の半導体回路の製造方法。

【請求項13】 前記加熱処理を施して前記結晶性ケイ 素膜領域を得た後において、

レーザー光または強光を照射することにより、前記触媒 元素による結晶化が及んでいない領域を結晶化する工程 ٤.

**該加熱処理を施して得た結晶性ケイ素膜領域を利用し** て、Pチャネル型トランジスタを形成する工程と、

該触媒元素による結晶化が及んでいない領域にレーザー 光または強光を照射して結晶化させた領域を利用して、

Nチャネル型トランジスタを形成する工程とを含む請求 あって、該半導体回路が、請求項1、2、3、4、5お 50 項10または11に記載の半導体回路の製造方法。

【請求項14】 前記触媒元素が導入された領域を選択的に結晶化させ、さらに該触媒元素による結晶化が及んでいない領域を自発的に核発生させ固相結晶化させた後において、

レーザー光または強光を照射することにより、各結晶化 領域の結晶性を助長させる工程を含む請求項12に記載 の半導体回路の製造方法。

【請求項15】 前記触媒元素として、Ni、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al およびSbから選ばれた一種または複数種の元素を用い 10 る請求項10乃至14のいずれか一つに記載の半導体回路の製造方法。

【請求項16】 半導体回路を一部に備える半導体装置の製造方法であって、

該半導体回路を、簡求項10乃至15のいずれか--つに 記載の製造方法により製造する半導体装置の製造方法。 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、たとえばアクティブマトリクス型液晶表示装置の駆動回路等、イメージセ 20 ンサー等に応用可能なTFTを用いた薄膜集積回路、三次元ICなどの半導体装置に利用でき、絶縁表面を有する基板上に設けられたMOS型トランジスタ、特に薄膜トランジスタ(TFT)により構成された半導体回路およびその製造方法に関し、また、この半導体回路を備えた上記半導体装置およびその製造方法に関する。

#### [0002]

【従来の技術】近年、上述したアクティブマトリクス型 液晶表示装置、高速で高解像度の密着型イメージセンサー、または三次元1 Cなどへの実現に向けて、ガラス等 30 の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成 する試みがなされている。特に、アクティブマトリクス型液晶表示装置においては、その表示部たる画素を複数 有するマトリクス部を駆動する半導体装置としての駆動 回路を前記マトリクス部と共に同一基板上に形成するドライバモノリシック技術の開発が盛んである。

【0003】上記半導体装置に備わっている半導体回路の半導体層には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体(a-Si)からなるものと、結晶性を有す 40 るケイ素半導体からなるものとの2つに大別される。

【0004】前者の非晶質ケイ素半導体は、作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性等の物性が後者の結晶性を有するケイ素半導体に比べて劣る。このため、今後より高速特性を得るためには、後者の結晶性を有するケイ素半導体からなる半導体回路の作製方法の確立が強く求められていた。尚、後者の結晶性を有するケイ素半導体としては、多結晶ケイ素、および微結晶ケイ素等が知られている。

【0005】これらケイ索半導体を得る方法としては、 以下の3つの方法が知られている。

(1)第1の方法は、成膜時に結晶性を有する膜を直接 成膜する方法である。

【0006】(2)第2の方法は、非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる方法である。

【0007】(3)第3の方法は、非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる方法である。

【0008】しかしながら、第1の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。また成膜温度が600℃以上と高いので、ガラス歪点の低い安価なガラス基板が使用できないというコストの問題があった。

【0009】このため、現在は、第2および第3の方法 を中心とした研究開発が盛んである。第2の方法は、例 えば特開平6-252398号公報に記載されているよ うに、波長308nmのXeClエキシマレーザー光な どを非晶質ケイ素膜に照射し、ガラス基板にダメージを 与えることなく、短時間でケイ素膜のみを短時間で溶融 させ、その固化過程において結晶化させる方法である。 特に、特開平6-252398公報では、NチャネルT FTとPチャネルTFTとで照射レーザーエネルギーの 最適値が異なることに注目し、それぞれのTFTに対し てレーザー照射工程を分離することにより、Nチャネル TFT、PチャネルTFTともに最適エネルギーで照射 するようにしている。すなわち、片チャネルTFTの領 域をマスクした状態でもう一方のTFTを照射する訳で あり、それぞれのTFTに対して各1回のレーザー照射 工程を有する。

【0010】第3の方法は、第1、第2の方法と比較すると、大面積基板への対応が容易という利点はある。しかし、結晶化に際し600℃以上の高温にて数十時間にわたる加熱処理が必要である。すなわち、安価なガラス基板の使用とスループットの向上とを考えると、加熱温度を下げ、さらに短時間で結晶化させるという相反する問題点を同時に解決する必要がある。

【0011】この第3の方法を利用して、前述の加熱処理の問題点を解決する方法が、特開平6-244103 号および特開平6-244104号で提案されている。これらの提案方法では、非晶質ケイ素膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化および処理時間の短縮を図っている。具体的には、非晶質ケイ素膜の表面にニッケルやパラジウム、さらには鉛等の金属元素を微量に導入させ、しかる後に加熱することで、550℃、4時間程度の処理時間で結晶化を終了させている。現在、アクティブマトリクス型の液晶表示装

置に用いられる、コーニング社製の7059ガラスは、 ガラス歪点が593℃であり、基板の大面積化を考慮し た場合、前記特開平6-244103号で述べられてい る方法は非常に有効であると言える。

【0012】この低温結晶化のメカニズムは、まず金属 元素を核とした結晶核発生が早期に起こり、その後その 金属元素が触媒となって結晶成長を助長し、結晶化が急 激に進行することで理解される。そういった意味で、以 後これらの金属元素を触媒元素と呼ぶ。これら触媒元素 の使用により結晶化が助長されて結晶成長した結晶性ケ 10 イ素膜は、通常の固相成長法で結晶化した非晶質ケイ素 膜が双晶構造であるのに対して、何本もの柱状結晶で構 成されており、それぞれの柱状結晶内部は理想的な単結 晶状態となっている。

【0013】さらに、前配特開平6-244104号で は、非晶質ケイ素膜の一部に選択的に触媒元素を導入し て加熱することで、他の部分を非晶質ケイ素膜の状態と して残したまま、選択的に触媒元素が導入された領域の みを結晶化し、そして、さらに加熱時間を延長すること で、その導入領域から横方向(基板と平行な方向)に結 20 晶成長を行わせている。この横方向結晶成長領域の内部 では、成長方向がほぼ一方向に揃った柱状結晶がひしめ き合っており、触媒元素が直接導入されてランダムに結 晶核の発生が起こった領域に比べて、結晶性が良好な領 域となっている。よって、この横方向結晶成長領域の結 晶性ケイ素膜を半導体素子の活性領域に用いることによ り、半導体素子の高性能化が行える。

#### [0014]

【発明が解決しようとする課題】以上述べたように、従 来において様々な結晶性ケイ素膜の作製法が考案され、 研究されているが、残念ながら今のところ、全ての要求 を満たすことはできていない。例えば、ドライバーモノ リシック型のアクテティブマトリクス液晶表示装置にお いて、その駆動回路をNチャネル型TFTのみの単チャ ネル構成とした場合には、消費電力およびそれに伴う発 熱量が多くなる。よって、消費電力、発熱量の低減策と して、駆動回路のCMOS化が有効となる。

【0015】しかしながら、CMOS回路を構成するP チャネル型TFTとNチャネル型TFTとは、Pチャネ ル型TFTがNチャネル型TFTに比べて圧倒的に性能 40 が劣る。また、半導体基板で構成されるMOS型トラン ジスタに比べ、TFTではそのチャネル領域が不完全な 結晶性ケイ索膜であるため、Nチャネル型トランジスタ とPチャネル型トランジスタとの性能差はさらに顕著に なる。特に差が顕著であり、問題となるのは、電界効果 移動度と閾値電圧とについてである。従来、同一案材の チャネル層で構成した場合、Pチャネル型TFTは、N チャネル型TFTの約1/3程度の電界効果移動度しか 遠成することはできなかった。また、閾値電圧について

るにもかかわらず、Pチャネル型TFTでは、-7V~ - 1 2 Vと絶対値として極めて大きく、安定していない のが通例であった。

【0016】このような場合に半導体回路としてどのよ うな問題が生じるか、最も簡単なCMOS構造回路であ るインパーターを例にとって考えてみる。図8にその回 路図を示す。入力端子803に高出力信号(H信号)を 入力すると、Nチャネル型TFT801がON状態とな り、グランド806からの低出力信号(L信号)が、出 力端子804から出力される。また、入力端子803に L信号を入力した場合には、Pチャネル型TFT802 がON状態となり、V。、805からのH信号が、出力端 子804から出力される。

【0017】次に、一般的なNチャネル型TFTとPチ ャネル型TFTにおける、ゲート電圧(Va)対ドレイ ン電流 (I<sub>o</sub>) 特性を図9 (A) 及び (B) に示す。 縦 軸の I。はLogスケールで表されている。 図9 (A) に示されているNチャネル型TFT特性の閾値電圧 (V ,」)は2V程度であり、図9(B)に示されているPチ ヤネル型TFTのV<sub>I</sub>は-8V程度である。特に、注目 したいのはそれぞれのTFTで見られるV゚がOFF領 域でのI。の跳ね上がりである。この跳ね上がりの起こ る理由は、TFTのチャネル層は、不完全な結晶性ケイ 索膜であるため、V。がOFF電圧となり、ドレイン端 の接合部にその電圧が集中したとき、その結晶欠陥(ト ラップ準位)を介したキャリアのトンネリングが生じる ことで起こると理解されている。したがって、このOF F領域でのリーク電流の増大は、絶縁基板上に結晶性ケ イ素膜でチャネル層が構成されるTFTでは、ある程度 30 必然的なものである。

【0018】 そして、仮に、図9(A)、(B)のTF T特性を有するNチャネル型およびPチャネル型TFT で図8のインパーターを構成したとする。TFTを駆動 するためのゲート電圧、すなわち入力端子803への入 力電圧において、Nチャネル型TFTを駆動する電圧 (V<sub>H</sub>) と、Pチャネル型TFTを駆動する電圧 (V<sub>L</sub>) とはそれぞれ下記の式で与えられる。但し、(N)はN チャネル型TFT側を示し、(P)はPチャネル型TF T側を示す。

#### [0019]

 $V_{ij} = V_{ij} (N) + V_{0ij} = \nabla + \nabla V_{ij} (N) + \Delta V_{ij} (N)$  $V_{L} = V_{TH} (P) - V_{OH} \gamma - \Im \gamma (P) - \triangle V_{TH} (P)$ ここで、 $TFT間のV_{ri}$ のばらつきを示す $\Delta V_{rii}$ は、Nチャネル型で1V、P型で3Vとし、VocマージンをN チャネル型、Pチャネル型ともに3Vとすると、Viは · 6 V、 V、おいては - 1 4 Vと非常に大きな値となる。 よって、図9のようなTFT特性をもつ従来のCMOS 型TFTにより作製されたインバーターは、Pチャネル 型TFTの特性不良による大きなV゚により、消費電力 は、Nチャネル型TFTが2V~3V程度で安定してい 50 が引き上げられ、CMOS化したメリットが薄れるだけ (5)

でなく、V<sub>1</sub>が入力端子803に入力された際、Nチャ ネル型TFT801のゲート電極には大きな負電圧が加 わるため、リーク電流が増大することになる。また、上 述の回路では電界効果移動度については考察しなかった が、Pチャネル型TFTの電界効果移動度が十分でない 場合には、高周波においてTFT自体のスピードが追い つかないため、高周波数駆動ができなくなるといった問 題点が生じる。

【0020】さて、前述した特開平6-252398号 公報では、レーザーアニール法にて、NチャネルTFT 10 とPチャネルTFTで最適な照射エネルギーを異ならせ て、別々に結晶化しているが、Pチャネル型TFTを大 きく高性能化できるものではなく、この技術だけでは十 分な特性のCMOS回路を得ることはできない。なぜな ら、この特開平6~252398号公報では、TFTの 特性として電界効果移動度のみに注目しており、そのマ キシマム値からレーザーの照射エネルギーを設定してい るからである。また、そのマキシマム値がPチャネル型 TFTとNチャネル型TFTとで異なることから、それ ぞれ別々のレーザーアニール工程が必要になるという論 20 法であるが、もう一つの大きなポイントであるPチャネ ルTFTの閾値電圧の低減については全く考慮されてい ないからである。加えて、本願発明者らが行った実験で は、レーザーアニールのパワーをある程度変化させた場 合、TFTの電界効果移動度は大きく変化するが、閾値 電圧はほとんど変化しないという結果を得ている。この 結果から理解されるように、上記の特開平6-2523 98号公報は、電界効果移動度においてNチャネル型T FTと、Pチャネル型TFTをそれぞれ最適化するもの で、全ての面において、より高性能なCMOS構成の半 30 導体回路を目指すものではない。

【0021】本発明は、このような従来技術の課題を解 決すべくなされたものであり、安価なガラス基板の使用 およびスループットの向上を図れ、Nチャネル型TFT のオフ特性を損なうことなく、Pチャネル型TFTの性 能を飛躍的に向上できる半導体回路、半導体装置および それらの製造方法を提供することを目的とする。

#### [0022]

【課題を解決するための手段】本発明の半導体回路は、 絶縁表面を有する基板上に、結晶性を有するケイ素膜か 40 らなる活性領域を各々有するNチャネル型トランジスタ とPチャネル型トランジスタとが相補型に構成されたC MOS構造の半導体回路であって、該Pチャネル型トラ ンジスタは、該活性領域に非晶質ケイ素膜の結晶化を助 長する触媒元素を含有しており、該Nチャネル型トラン ジスタの活性領域は、該触媒元素の濃度を該Pチャネル 型トランジスタの活性領域の濃度よりも低くなしてあ り、そのことにより上記目的が達成される。

【0023】本発明の半導体回路において、前記Pチャ ネル型トランジスタの活性領域中の前記触媒元素の濃度 50 面を有する基板上に非晶質ケイ素膜を形成する工程と、

が、1×10''a toms/cm'~1×10''a to ms/cm<sup>3</sup>である構成とすることができる。

【0024】本発明の半導体回路において、前記Pチャ ネル型トランジスタの活性領域中の前記触媒元業の濃度 が、1×10''atoms/cm'~1×10''ato ms/cm<sup>1</sup>である構成とすることができる。

【0025】本発明の半導体回路において、前記Nチャ ネル型トランジスタの活性領域中の前記触媒元素の濃度 が、1×10' atoms/cm'未満である構成とす ることができる。

【0026】前記触媒元素の濃度は、2次イオン質量分 析法によって、得られた最小値で定義される。

【0027】本発明の半導体回路は、絶縁表面を有する 基板上に、結晶性を有するケイ素膜からなる活性領域を 各々有するNチャネル型トランジスタとPチャネル型ト ランジスタとが形成された半導体回路であって、該Pチ ャネル型トランジスタはその活性領域が 触媒元素によ り結晶化された結晶性ケイ素膜により形成されており、 該Nチャネル型トランジスタはその活性領域が、触媒元 素を使用しない固相結晶化過程により結晶化された結晶 性ケイ案膜により形成され、そのことにより上記目的が 達成される。

【0028】本発明の半導体回路は、絶縁表面を有する 基板上に、結晶性を有するケイ素膜からなる活性領域を 各々有するNチャネル型トランジスタとPチャネル型ト ランジスタとが形成された半導体回路であって、該Pチ ャネル型トランジスタはその活性領域が 触媒元素によ り結晶化された結晶性ケイ素膜により形成されており、 核Nチャネル型トランジスタはその活性領域がレーザー 光または強光照射により結晶化された結晶性ケイ素膜に より形成され、そのことにより上記目的が達成される。 【0029】前記触媒元素として、Ni、Co、Fe、 Pd、Pt、Cu、Ag、Au、In、Sn、Al およ びSbから選ばれた一種または複数種の元素が用いられ る。本発明の半導体装置は、半導体回路を一部に備える 半導体装置であって、該半導体回路が、上記のいずれか 一つに記載のものからなり、そのことにより上記目的が 達成される。

【0030】本発明の半導体回路の製造方法は、絶縁表 面を有する基板上に非晶質ケイ素膜を形成する工程と、 該非晶質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化 を助長する触媒元素を導入する工程と、加熱処理を施 し、該触媒元素が導入された該非晶質ケイ素膜領域を結 晶化させて結晶性ケイ索膜領域を得る工程と、該結晶性 ケイ索膜領域を利用してPチャネル型トランジスタを形 成する工程と、該結晶性ケイ素膜領域以外の領域を利用 してNチャネル型トランジスタを形成する工程とを含 み、そのことにより上記目的が達成される。

【0031】本発明の半導体回路の製造方法は、絶縁表

該非晶質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化 を助長する触媒元素を導入する工程と、加熱処理を施 し、該触媒元素が導入された該非晶質ケイ素膜領域を結 晶化させ、さらに結晶化させた非晶質ケイ素膜領域の周 辺部に存在する該非晶質ケイ素膜を基板表面に対し概略 平行な方向に結晶成長を行わせて結晶性ケイ素膜領域を 得る工程と、該結晶性ケイ索膜領域を利用してPチャネ ル型トランジスタを形成する工程と、該触媒元素により 結晶化されていない領域を利用してNチャネル型トラン ジスタを形成する工程とを含み、そのことにより上記目 10 的が達成される。

【0032】本発明の半導体回路の製造方法において、 前記加熱処理を施して前記結晶性ケイ素膜領域を得た後 において、さらに高い温度で加熱処理を施し、前記触媒 元素による結晶化が及んでいない領域を核発生させて固 相結晶化する工程と、該加熱処理を施して得た該結晶性 ケイ索膜領域を利用してPチャネル型トランジスタを形 成する工程と、該触媒元素による結晶化が及んでいない 領域を核発生させ固相結晶化させた領域を利用してNチ ャネル型トランジスタを形成する工程とを含むようにし 20 てもよい。

【0033】本発明の半導体回路の製造方法において、 前記加熱処理を施して前記結晶性ケイ素膜領域を得た後 において、レーザー光または強光を照射することによ り、前記触媒元素による結晶化が及んでいない領域を結 晶化する工程と、該加熱処理を施して得た結晶性ケイ素 膜領域を利用して、Pチャネル型トランジスタを形成す る工程と、該触媒元素による結晶化が及んでいない領域 にレーザー光または強光を照射して結晶化させた領域を を含むようにしてもよい。

【0034】本発明の半導体回路の製造方法において、 前記触媒元素が導入された領域を選択的に結晶化させ、 さらに該触媒元素による結晶化が及んでいない領域を自 発的に核発生させ固相結晶化させた後において、レーザ 一光または強光を照射することにより、各結晶化領域の 結晶性を助長させる工程を含むようにしてもよい。

**【0035】前記触媒元案として、Ni、Co、Fe、** Pd、Pt、Cu、Ag、Au、In、Sn、Alおよ びSbから選ばれた一種または複数種の元素を用いるこ 40 とができる。

【0036】本発明の半導体装置の製造方法は、半導体 回路を一部に備える半導体装置の製造方法であって、該 半導体回路を、上記のいずれか一つの製造方法により製 造するので、そのことにより上記目的が遠成される。

【0037】以下に、本発明の作用について説明する。 【0038】本発明では、絶録基板上にNチャネル型ト ランジスタとPチャネル型トランジスタとを有する半導 体装置、または半導体回路において、Pチャネル型トラ ンジスタの活性領域に非晶質ケイ素膜の結晶化を助長す 50 ど、非晶質ケイ素膜の結晶化を促す触媒として効率よく

る触媒元素を一定量含み、前記Nチャネル型トランジス 夕の活性領域の該触媒元素の濃度は、前記Pチャネル型 トランジスタの活性領域の濃度よりも低いことを特徴と

【0039】本願発明者らは、特開平6-244103 号公報および特開平6-244104号公報で提案され ている非晶質ケイ素膜の結晶化技術に注目し、研究を進 めた結果、Nチャネル型TFTとPチャネル型TFTと において、その効果は大きく異なることを見い出した。 【0040】図7に本願発明者らが作製し、測定したT FTのV<sub>6</sub>- I<sub>6</sub>特性を示す。図7(A)はNチャネル型 TFTのものであり、図7(B)はPチャネル型TFT のものである。図7において、実線は、触媒元素を用い て結晶化された結晶性ケイ素膜によりその活性領域が形 成されているものであり、破線は、触媒元素を用いず通 常の固相成長法により結晶化したものである。両者とも 固相状態で結晶化後、エキシマレーザー光を低パワーに て全面に照射し、その結晶性を助長してある。縦軸の I 。はLogスケールで表されている。

【0041】図7(A)のNチャネル型TFTにおい て、破線で示される通常工程のTFTは、触媒元素によ る結晶化を取り入れることにより実線で示されるような 特性曲線にシフトする。具体的には、電界効果移動度が 120cm<sup>1</sup>/Vs程度から140cm<sup>1</sup>/Vs程度に向 上し、Visが2V~3Vから1V~2Vに低減されてい る。しかしながら、V<sub>c</sub>が負電圧、すなわちN型TFT オフ電圧でのⅠ。の跳ね上がりは、触媒元素を用いた場 合の方が増大する傾向にある。

【0042】これに対して、図7(B)のPチャネル型 利用して、Nチャネル型トランジスタを形成する工程と 30 TFTでは、通常の固相結晶化工程により作製されたT FTに比べ、触媒元素を用いて結晶化させたもののは、 飛躍的にそのオン特性が向上する。具体的には、電界効 果移動度が40cm1/Vs程度から90cm1/Vs程 度に向上し、Vruが-8V~-10V程度から-3V~ -4Vに低減される。Nチャネル型TFTに比べ、Pチ ャネル型TFTの効果が非常に大きい理由は、未だ定か ではないが、触媒元素により結晶化されたケイ素膜の結 晶中の応力が他の結晶化法に比べて小さい点や、その結 晶方位が(110)優勢になっていることなどが、電子 よりもむしろホールに対して優位に働いているのではな いかと考えている。但し、Pチャネル型TFTにおいて も、オフ特性はNチャネル型TFTと同様、悪化傾向に ある。

> 【0043】特開平6-244103号公報および特開 平6-244104号公報で提案されている技術を用い た場合の最大の問題点は、TFTのオフ領域でのリーク 電流の増大である。この理由は、結晶化後に残留して結 晶粒界に偏在している、結晶性ケイ素膜中に残留する触 媒元素の影響による。特に、ニッケルやパラジウムな

作用する元素は、ケイ素中においてバンドギャップ中央 付近に不純物準位を形成する。したがって、TFTにおいては、これらの触媒元素の影響としてオフ領域でのリ ーク電流の増大現象が現れる。

【0044】本発明では、基板上に複数個のTFTを有 する半導体装置および半導体回路において、すべてのT FTに対して触媒元素を導入して結晶化せず、特にPチ ャネル型TFTに対してのみ積極的に触媒元素による結 晶化を行う。よって、Nチャネル型TFTに対しては、 従来法を用いた結晶化工程により得られるTFTのオン 10 特性で十分なものとし、そのオフ特性は犠牲にせず、P チャネル型TFTのみオフ特性をある程度犠牲にして、 オン特性を向上する。この結果、問題となっていたPチ ヤネル型TFTのV・は低下し、電界効果移動度は向上 して、これにより得られるCMOS回路は、高周波駆動 が可能となり、低駆動電圧、低消費電力が実現される。 【0045】本発明において、TFTオフ領域でのリー ク電流は、触媒元素を用いたPチャネルTFTで増加す るが、例えば図8のインパーターを駆動する際には、N チャネルTFTのVィҝが低いためVҝはそれほど大きく なく、PチャネルTFTに対して大きなオフ電圧を加え る必要がない。よって、実際の使用上においては、Pチ ャネル型TFTのリーク電流は大きな問題とならない。 TFTオフ領域のリーク電流において、問題となるの は、むしろNチャネル型TFTの方で、Pチャネル型T FTのV<sub>1</sub>,が大きな分、図8のインパーターを駆動する V、は、マイナス側に大きな値となり、そのときにNチ ャネルTFTに印加されるオフ電圧も大きくなる。よっ て、NチャネルTFTおいては、PチャネルTFT以上 に、TFTオフ領域でのリーク電流の増大、特にV<sub>6</sub>-1』特性上でのリーク電流の跳ね上がりを防ぐ必要があ る。したがって、Nチャネル型TFTおよびPチャネル 型TFTの両方を触媒元素により結晶化された結晶性ケ イ索膜で構成すると、Nチャネル型TFTにおいてリー ク電流増大の問題が生じ、高性能なCMOS回路は得ら れない。

【0046】本発明は、以上述べたようにNチャネル型TFTとPチャネル型TFTとを有する半導体回路または半導体装置の中でも特に、インパーターなどのCMOS構成の回路において有効である。TFT活性領域中で40の触媒元素の濃度は、2次イオン質量分析法によって得られた最小値で定義されるものとして、Pチャネル型T.FTで1×10''atoms/cm'であれば、触媒元素がその出発物質である非晶質ケイ素膜の結晶化を助長するように作用する。最も触媒元素が効率よく作用する活性領域中の膜中濃度としては、上記の範囲の中でも特に1×10''atoms/cm'~1×10''atoms/cm'~1×10''atoms/cm'~1×10''atoms/cm'~1×10''atoms/cm'であり、本発明においては、Pチャネル型TFTの活性領域中の触媒元素濃度がこの範囲内であることが最も望ましい。逆50

に、TFTの活性領域中の触媒元素濃度が、1×10<sup>11</sup> atoms/cm<sup>3</sup>未満であれば、触媒元素が作用せず、TFT特性においても触媒元素が原因となるオフ領域でリーク電流増大などの影響がなくなる。よって、本発明においては、Nチャネル型TFTの活性領域中の触媒元素濃度として、1×10<sup>11</sup> atoms/cm<sup>3</sup>未満であることが望ましい。

【0047】本発明において、Pチャネル型TFTは、前記触媒元素により結晶化された結晶性ケイ素膜によりその活性領域が形成されていることがポイントである。それに対して、Nチャネル型トランジスタは、触媒元素によらない自然な固相結晶化過程により結晶化された結晶性ケイ案膜によりその活性領域を形成することが、プロセス簡略化、および基板上における複数のTFTの均一性において有効である。この場合には、触媒元素を選択的に導入して加熱処理により選択的に結晶化した後、さらに加熱処理を継続することで、その他の領域で自発的に核発生させ固相結晶化する。その後、レーザー光あるいは強光を基板全面に照射し、各結晶化領域の結晶性を助長させることは、TFTオン特性向上において特に有効である。

【0048】また、本発明において、Nチャネル型TF Tの活性領域を、レーザー光あるいは強光の照射により 結晶化された結晶性ケイ素膜で形成することは、プロセ ス短縮化、およびスループット向上において有効であ る。すなわち、触媒元素を選択的に導入し加熱処理によ り選択的に結晶化した後、基板全面にレーザー光あるい は強光を照射することで、非晶質状態で残っている領域 は結晶化され、先に触媒元素により結晶化された領域 30 は、その結晶性が助長される。よって、先に述べた結晶 化と結晶性助長の2つの工程を、一つの工程で行うこと ができる訳である。さらに、Pチャネル型TFTを形成 する領域として、直接触媒元素が導入された領域ではな く、その導入領域をシードとし、その周辺部で横方向 (基板と平行な方向) に結晶成長が行われた領域を使用 することで、さらに高性能化を図ることができる。この 理由は前述したように、前記導入領域ではランダムに結 晶成長が行われているのに対して、その周辺部は成長方 向が一次元的に揃った非常に高品質な結晶性ケイ素膜で 構成されているからである。

【0049】本発明においては、触媒元素としてNiを用いた場合に最も顕著な効果を得ることができるが、その他利用できる触媒元素の種類としては、Co、Fe、Pd、Pt、Cu、Ag、Au、In、Sn、Al、またはSbを利用することができる。これらから選ばれた一種または複数種類の元素であれば、結晶化助長の効果がある。

[0050]

【発明の実施の形態】以下に、本発明の実施形態につき 50 具体的に説明する。

【0051】〔第1の実施形態〕本発明を用いた第1の 実施形態について説明する。 本実施形態では、アクティ ブマトリクス型の液晶表示装置の周辺駆動回路や、一般 の薄膜集積回路の一部を構成する、Nチャネル型TFT とPチャネル型TFTとを相補型に構成したCMOS構 造の半導体回路をガラス基板上に作製する工程につい て、説明を行う。

【0052】以下において、図1に示すのが、本実施形 態で説明するTFTの作製工程の概要を示す平面図であ る。図2は、図1のA-A'で切った断面図であり、 (A) → (F) の順にしたがって工程が順次進行する。 【0053】まず、図2(A)に示すように、ガラス基 板101上に、例えばスパッタリング法によって厚さ3 00nm程度の酸化ケイ素からなる下地膜102を形成 する。この酸化ケイ索膜は、ガラス基板からの不純物の 拡散を防ぐために設けられる。次に、減圧CVD法ある いはプラズマCVD法によって、厚さ25~100n m、例えば80nmの真性(I型)の非晶質ケイ素膜 (a-Si膜) 103を成膜する。

【0054】次に、a-Si膜103上に酸化ケイ素膜 20 を形成し、所定の領域100にスルーホールを開口し て、マスク膜104とする。マスク膜104のスルーホ ールにより、つまり領域100において、a-Si膜1 03が酵呈される。即ち、図2(A)の状態を上面から 見ると、図1のように領域100でa-Si膜103が **露呈しており、他の部分は酸化ケイ素膜104によりマ** スクされている状態となっている。

【0055】次に、図2(A)に示すように、a-Si 膜103表面にニッケルを溶かせた水溶液105が接す るように基板101を保持する。本実施形態では、溶質 30 としては酢酸ニッケルを用い、水溶液中のニッケル濃度 は10ppmとなるようにした。その後、スピナーによ り水溶液105を基板101上に均一に延ばし乾燥させ る。

【0056】次に、これを水案還元雰囲気下または不活 性雰囲気下において、加熱温度520℃~580℃で数 時間から数十時間、例えば550℃で4時間アニールし て結晶化させる。この際、表面に塗布されたニッケルが 核となり、基板101に対して垂直方向に非晶質ケイ索 膜103の結晶化が起こり、図2(B)に示すように、 結晶性ケイ素膜103aが選択的に形成される。このと き、マスク膜104によりマスクされ、ニッケル水溶液 105と接触していない領域のa-Si膜103は結晶 化されず、a‐Si領域103cとして残る。また、表 面に強布されたニッケルは、結晶性ケイ素膜103aの 全体に拡散しており、2次イオン質量分析法(SIM S) により測定された、結晶性ケイ素膜103a中の二 ッケル濃度は、5×10<sup>11</sup> a t om s/cm<sup>1</sup>程度であ った。

(C) に示すようにレーザー光107を基板全面に照射 する。これにより、a-Si領域103cが結晶化され て結晶性ケイ素領域となると共に、結晶性ケイ素領域1 03 aの結晶性がさらに助長される。このときのレーザ 一光としては、XeClエキシマレーザー(波長308 nm、パルス幅40nsec)を用いた。レーザー光の 照射条件は、照射時に基板を150~450℃、例えば 400℃に加熱し、エネルギー密度200mJ/c㎡ ~400mJ/cm<sup>1</sup>、例えば250mJ/cm<sup>1</sup>で照射 10 した。

【0058】続いて、図2(D)に示すように、不要な 部分の結晶性ケイ素膜を除去して素子間分離を行い、後 にTFTの活性領域(ソース/ドレイン領域、チャネル 領域)となる島状の結晶性ケイ素膜103nおよび10 3 pを形成する。ここで、結晶性ケイ索膜103nはレ ーザー光照射のみで結晶化されたものであり、結晶性ケ イ素膜103pは、ニッケルの触媒作用により低温で固 相結晶化され、レーザー光照射によりその結晶性が助長 された結晶性ケイ素膜となっている。

【0059】次に、上記の活性領域となる結晶性ケイ素 膜103mおよび103pを覆うように厚さ20mm~ 150nm、ここでは100nmの酸化ケイ素膜をゲー ト絶縁膜108として成膜する。酸化ケイ素膜の形成に は、ここではTEOS (Tetra Ethoxy O rtho Silicate) を原料とし、酸素ととも に基板温度150℃~600℃、好ましくは300℃~ 400℃で、RFプラズマCVD法により分解・堆積し た。あるいはTEOSを原料としてオゾンガスとともに 減圧CVD法もしくは常圧CVD法によって、基板温度 を350℃~600℃、好ましくは400℃~550℃ として形成してもよい。続いて、成膜後、ゲート絶縁膜 108自身のパルク特性および結晶性ケイ素膜とゲート 絶縁膜108との界面特性を向上するために、不活性ガ ス雰囲気下で400℃~600℃で30分~60分アニ ールを行った。

【0060】引き続いて、スパッタリング法によって、 厚さ400nm~800nm、例えば600nmのアル ミニウムを成膜する。そして、アルミニウム膜をパター ニングして、ゲート電極109n、109pを形成す る。さらに、このアルミニウムからなるゲート電極10 9n、109pの表面を陽極酸化して、表面に酸化物層 110n、110pを形成する。この状態が図2(E) に相当する。陽極酸化は、酒石酸が1~5%含まれたエ チレングリコール溶液中で行い、最初一定電流で220 Vまで電圧を上げ、その状態で1時間保持して終了させ る。得られた酸化物層110n、110pの厚さは20 0 n m で ある。 なお、 この酸化物層 1 1 0 n 、 1 1 0 p は、後のイオンドーピング工程において、オフセットゲ ート領域を形成する厚さとなるので、オフセットゲート 【0057】次に、マスク膜104を除去した後、図250領域の長さを上記陽極酸化工程で決めることができる。

【0061】次に、イオンドーピング法によって、ゲー ト電極109n、109pとその周囲の酸化物層110 n、110pをマスクとして、結晶性ケイ案膜103 n、103pに不純物(リン、およびホウ素)を注入す る。ドーピングガスとして、フォスフィン (PH<sub>2</sub>) お よびジポラン (B: H:) を用い、前者の場合は、加速電 圧を60kV~90kV、例えば80kV、後者の場合 は、40kV~80kV、例えば65kVとし、ドーズ 量は1×10<sup>11</sup> c m<sup>-1</sup>~8×10<sup>11</sup> c m<sup>-1</sup>、例えばリン を2×10''cm''、ホウ素を5×10''cm''とす る。この工程により、ゲート電極109n、酸化物層1 10nあるいはゲート電極109p、酸化物層110p にマスクされて不純物が注入されない領域は、それぞれ 後にTFTのチャネル領域111m、111pとなる。 ドーピングに際しては、ドーピングが不要な領域をフォ トレジストで覆うことによって、それぞれの元素を選択 的にドーピングを行う。すなわち、リンのドーピングに 際しては、後に p チャネル型 T F T となる活性領域 1 1 4 pをフォトレジストでマスクし、逆にホウ素のドービ ングに際してはNチャネル型TFTの活性領域114n 20 をマスクする。この結果、N型の不純物領域112nと 113n、P型の不純物領域112pと113pが形成 され、図1に示すようにNチャネル型TFT(NTF T) とPチャネル型TFT (PTFT) とを形成するこ とができる。

【0062】その後、図2(E)に示すように、レーザー光115の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザーとしてはXeC1x+シマレー 30 ザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度150mJ/cm²~400mJ/cm²、好ましくは200mJ/cm²~250mJ/cm²で照射を行った。こうして形成されたN型不純物(リン)領域112n、113nのシート抵抗は200Ω/cm²~400Ω/cm²、P型不純物(ホウ素)領域112p、113pのシート抵抗は500Ω/cm²~800Ω/cm²であった。

【0063】続いて、厚さ600nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜116として形成40する。酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオソンとの減圧CVD法あるいは常圧CVD法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、SiH、とNH、とを原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域とゲート絶縁膜との界面へ水素原子を供給し、TFT特性を劣化させる不対結合手を低減する効果がある。【0064】次に、層間絶縁膜116にコンタクトホールを形成して、全面材料、倒えば、窒化チタンとマルミ50

ニウムとの二層膜によってTFTの電極・配線117、 118、119を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のパリア膜 として設けられる。

【0065】そして、最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、図2(F)に示すTFTを完成させる。

【0066】以上の実施形態にしたがって作製したNTFTは、電界効果移動度( $\mu$ )が80cm<sup>1</sup>/Vs~100cm<sup>1</sup>/Vs、閾値電圧( $V_{tH}$ )が2V~3Vであり、TFTオフ領域でのリーク電流( $1_{ort}$ )も数 pA程度と小さい。また、PTFTにおいては、 $\mu$ が60cm<sup>1</sup>/Vs~70cm<sup>1</sup>/Vs程度、 $V_{tH}$ が-3V~-4Vであり、PTFTとしては良好な特性を示し、 $1_{ort}$ は数十pA程度であった。よって、本実施形態ではPTFTの特性を主に引き上げることができ、ガラス基板上に形成されたTFTによるCMOS構造の半導体回路が得られた。

【0067】 [第2の実施形態] 本発明を用いた第2の 実施形態について説明する。本実施形態においても、ガ ラス基板上に構成されたNTFTとPTFTによるCM OS構造の半導体回路についての説明を行う。

【0068】図3は、本実施形態で説明するTFTの作製工程の概要を示す平面図である。図4は、図3のB-B'で切った断面図であり、(A)→(E)の順にしたがって工程か順次進行する。

【0069】まず、図4(A)に示すように、ガラス基板201上に、例えばスパッタリング法によって厚さ100nm程度の酸化ケイ素からなる下地膜202を形成する。次に、減圧CVD法によって、厚さ25nm~100nm、例えば50nmの真性(I型)の非晶質ケイ素膜(a-Si膜)203を成膜する。

【0070】次に、a-Si膜203上に感光性樹脂 (フォトレジスト)を塗布し、露光・現像してマスク膜204とする。このマスク膜204のスルーホールにより、つまり領域200において、スリット状にa-Si膜203が露呈される。即ち、図4(A)の状態を上面から見ると、図3のように領域200でa-Si膜203が露呈しており、他の部分はフォトレジストによりマスクされている状態となっている。

【0071】上記マスク204を設けた後、図4(A)に示すように、基板201表面にニッケル薄膜205を蒸着する。本実施形態では、蒸着ソースと基板間の距離を通常より大きくして、蒸着レートを低下させることで、ニッケル薄膜205の厚さが1nm~2nm程度となるように制御した。このときの基板201上におけるニッケル薄膜205の面密度を実際に測定すると、4×10"atms/cm<sup>1</sup>程度であった。

ルを形成して、金属材料、例えば、窒化チタンとアルミ 50 【0072】次に、図4(B)に示すように、マスク膜

204を除去することで、マスク膜204上のニッケル 薄膜205がリフトオフされ、領域200のa-Si膜 203において、選択的にニッケル薄膜205のニッケ ルの徴量添加が行われたことになる。そして、これを不 活性雰囲気下、例えば加熱温度550℃で16時間アニ ールして結晶化させる。

【0073】この際、領域200においては、a-Si 膜203表面に添加されたニッケルを核として基板20 1に対して垂直方向にa-Si膜203の結晶化が起こ り、結晶性ケイ素膜203aが形成される。そして、領 10 域200の周辺領域では、図4(B)において、矢印2 06で示すように、領域200から横方向(基板と平行 な方向) に結晶成長が行われ、横方向に結晶成長した結 晶性ケイ素膜203bが形成される。また、それ以外の a-Si膜203の領域は、そのまま非晶質ケイ素膜領 城203cとして残る。この横方向に結晶成長した結晶 性ケイ素膜203b中のニッケル濃度は8×10'゚at oms/cm 程度であった。なお、上記結晶成長に際 し、矢印206で示される基板と平行な方向の結晶成長 の距離は、80 µ m程度である。

【0074】次に、図4(B)に示すようにレーザー光 207を基板全面に照射する。これにより、非晶質ケイ 素領域203cが結晶化されると共に、結晶性ケイ素領 域203bの結晶性がさらに助長される。このときのレ ーザー光としては、XeClエキシマレーザー(波長3) 08 nm、パルス幅40 nsec) を用い、基板を40 0℃に加熱し、エネルギー密度250mJ/cm<sup>2</sup>で照 射した。

【0075】その後、図4(C)に示すように、後にT 結晶性ケイ素膜を残し、それ以外の領域をエッチング除 去して素子間分離を行う。ここで、結晶性ケイ案膜20 3 nはレーザー光照射のみで結晶化されたものであり、 結晶性ケイ素膜203pは、ニッケルの触媒作用により 低温で方向制御されて固相結晶化し、レーザー光照射に よりその結晶性が助長された結晶性ケイ素膜となってい

【0076】次に、後で活性領域となる上記結晶性ケイ

素膜203nおよび203pを覆うように厚さ100n mの酸化ケイ素膜をゲート絶縁膜208として成膜す る。本実施形態では、ゲート絶縁膜208の成膜方法と してTEOSを原科とし、酸素とともに基板温度350% ℃で、RFプラズマCVD法により分解・堆積した。 【0077】引き続いて、図4(D)に示すように、ス パッタリング法によって厚さ400mm~800mm、 例えば500nmのアルミニウム (0.1~2%のシリ コンを含む)を成膜し、アルミニウム膜をパターニング して、ゲート電極209n、209pを形成する。 【0078】次に、イオンドーピング法によって、ゲー 膜203n、203pに不純物(リン、およびホウ素) を注入する。ドーピングガスとして、フォスフィン (P H,) およびジボラン (B, H,) を用い、第1実施形態 と同様のドーピング条件にて行った。この工程により、 ゲート電極209n、209pにマスクされ不純物が注 入されない領域は、それぞれ後にTFTのチャネル領域 211n、211pとなる。ドーピングに際しては、ド ーピングが不要な領域をフォトレジストで覆うことによ って、それぞれの元素を選択的にドーピングを行う。こ の結果、N型の不純物領域212nと213n、P型の 不純物領域212pと213pが形成され、図3に示す ようにNチャネル型TFT(NTFT)とPチャネル型 TFT(PTFT)とを形成することができる。

【0079】その後、図4(D)に示すように、レーザ 一光215の照射によってアニールを行い、イオン注入 した不純物の活性化を行う。レーザー光としては、Xe C1エキシマレーザー (波長308nm、パルス幅40 nsec)を用い、レーザー光の照射条件としては、エ ネルギー密度250mJ/cm゚で一か所につき20シ ョット照射した。

【0080】続いて、図4(E)に示すように、厚さ6 00 nmの酸化ケイ素膜を層間絶縁膜216としてプラ ズマCVD法によって形成し、これにコンタクトホール を形成して、金属材料、例えば、窒化チタンとアルミニ ウムとの二層膜によってTFTの電極・配線217、2 18、219を形成する。そして最後に、1気圧の水素 雰囲気下で350℃、30分のアニールを行い、TFT を完成させる。

【0081】以上の実施形態にしたがって作製したCM FTの活性領域 (案子領域) 203n、203pとなる 30 OS構造回路において、NTFTのμは80cm /V  $s \sim 100 \text{ cm}^3 / \text{V s}$ ,  $V_{r_0} \text{ d} 2 \text{ V} \sim 3 \text{ V}$  Total Solution対し、PTFTでは、μが80cm<sup>t</sup>/Vs~100c m¹/VsとNTFTと同レベルに高く、V<sub>ts</sub>は-3V ~-4Vと非常に良好な特性を示す。また、TFTオフ 領域でのリーク電流値は、NTFTの数pAに比べ、P TFTでは10pA程度であるが、第1の実施形態で述 べた方法で作製した場合に比べて半分以下に低減されて いた。

> 【0082】 〔第3の実施形態〕 本発明を用いた第3の 40 実施形態について説明する。本実施形態においても、ガ ラス基板上に構成されたNTFTとPTFTとによるC MOS構造の半導体回路についての説明を行う。

【0083】図5は、本実施形態で説明するTFTの作 製工程の概要を示す平面図である。図6は、図5のC-C'で切った断面図であり、(A)→(E)の順にした がって工程が順次進行する。

【0084】まず、図5(A)に示すように、ガラス基 板301上に厚さ300nm程度の酸化ケイ案からなる 下地膜302を形成する。

ト電極209n、209pをマスクとして結晶性ケイ索 50 【0085】次に、プラズマCVD法によって、厚さ2

5 nm~100 nm、例えば50 nmの真性 (1型) の 非晶質ケイ素膜 (a-Si膜) 303 を成膜する。

【0086】次に、a-Si膜303上に感光性樹脂 (フォトレジスト)を塗布し、 露光・現像してマスク膜 304とする。マスク膜304のスルーホールにより、 領域300において、スリット状にa-Si膜303が **露呈される。即ち、図6(A)の状態を上面から見る ・** と、図5のように領域300でa-Si膜303が酵呈 しており、他の部分はフォトレジストによりマスクされ ている状態となっている。上記マスク304を設けた 後、図6(A)に示すように、基板301表面に厚さ1 nm~2nm程度のニッケル薄膜305を蒸着する。そ の後、図6(B)に示すように、マスク膜304を除去 することで、マスク膜304上のニッケル薄膜305が リフトオフされ、領域300のa-Si膜303におい て、選択的にニッケル薄膜305のニッケルの微量添加 が行われたことになる。そして、これを不活性雰囲気 下、加熱温度600℃で20時間アニールして結晶化さ せる。

【0087】この際、領域300においては、a-Si 20 膜303表面に添加されたニッケルを核としてa-Si 膜303の結晶化が起こり、結晶性ケイ素膜303aが 形成される。そして、領域300の周辺領域では、図6 (B) において、矢印306で示すように、領域300 から横方向(基板と平行な方向)に結晶成長が行われ、 横方向に結晶成長した結晶性ケイ素膜303bが形成さ れる。加熱温度600℃においては、横方向に結晶成長 が及ばないそれ以外のa-Si膜303の領域で、ニッ ケルによらない自然な核発生が生じる。結晶性ケイ素膜 303bの横方向結晶成長は、この自然核発生により阻 30 害され、新たな結晶粒とぶつかり合うことで、結晶成長 が制限される。そして、横方向に結晶成長が及ばないa -Si膜303の領域は、自然核発生し成長した結晶粒 で埋め尽くされ、通常の固相結晶化領域303cとな る。このときの横方向に結晶成長した結晶性ケイ素膜3 03b中のニッケル濃度は5×10<sup>1</sup> atoms/cm <sup>1</sup>程度であった。なお、上記結晶成長に際し、矢印30 6で示される基板と平行な方向の結晶成長の距離は、1 **40μm程度である。** 

【0088】次に、図6(B)に示すようにレーザー光 40307を基板全面に照射する。これにより、ニッケル薄膜305のニッケルにより横方向に結晶成長した結晶性ケイ素膜303b、および通常の固相結晶化領域303cの結晶性がさらに助長される。このときのレーザー光としては、XeC1エキシマレーザー(波長308nm、パルス幅40nsec)を用い、基板を400℃に加熱し、エネルギー密度250mJ/cm<sup>2</sup>で照射した。

【0089】その後、図6(C)に示すように、後にT を助長する方法を用いた。特に、触媒元素による結晶性 FTの活性領域(素子領域)303n、303pとなる 50 ケイ索膜の結晶性を助長する方法においては、触媒元素

結晶性ケイ素膜を残し、それ以外の領域をエッチング除去して素子間分離を行う。ここで、結晶性ケイ素膜303nは、自然核発生による通常の固相結晶化後、レーザー光照射によりその結晶性が助長されたものであり、結晶性ケイ素膜303pは、ニッケルの触媒作用により低温で方向制御され結晶化し、レーザー光照射によりその結晶性が助長された結晶性ケイ素膜となっている。

【0090】以後、前記結晶性ケイ素膜303nをNTFTの活性領域に、結晶性ケイ素膜303pをPTFTの活性領域に利用し、第1実施形態および第2実施形態と同様の工程を経て、目的とするCMOS構造の半導体回路を形成する。

【0091】本実施形態においては、第2実施形態に比べNTFTにおいて、さらなる特性向上が図れる。実際に以上の実施形態にしたがって作製したCMOS構造の半導体回路においては、PTFTでは第2実施形態と同様、 $\mu$ が80cm²/Vs~100cm²/Vs、 $V_{\text{TII}}$ は  $-3V\sim-4V$ と素晴らしい特性を示す一方、NTFTでも $\mu$ が120cm²/Vs~150cm²/Vs、 $V_{\text{TII}}$ が2V~3Vと良好な特性を示す。

【0092】以上、本発明に基づく3つの実施形態例に つき具体的に説明したが、本発明は上述の実施形態に限 定されるものではなく、本発明の技術的思想に基づく各 種の変形が可能である。

【0093】例えば、前述の3例の実施形態において は、ニッケルを導入する方法として、非晶質ケイ素膜表 面をニッケル塩を溶かせた水溶液を塗布する方法、ある いは蒸着法によりニッケル薄膜を形成する方法により、 ニッケル微量添加を行い、結晶成長を行わす方法を採用 した。しかし、第1の非晶質ケイ素膜の成膜前に、下地 膜表面にニッケルを導入し、非晶質ケイ素膜下層よりニ ッケルを拡散させ結晶成長を行わせる方法でもよい。即 ち、結晶成長は非晶質ケイ素膜の上面側から行ってもよ いし、下面側から行ってもよい。また、ニッケルの導入 方法としても、その他、様々な手法を用いることができ る。例えば、ニッケル塩を溶かせる溶媒として、SOG (スピンオングラス) 材料を溶媒としてSIO 膜より 拡散させる方法も有効であるし、スパッタリング法やメ ッキ法により薄膜形成する方法や、イオンドーピング法 により直接導入する方法なども利用できる。さらに、結 晶化を助長する不純物金属元衆としては、ニッケル以外 にコパルト、鉄、パラジウム、白金、銅、銀、金、イン ジウム、スズ、アルミニウム、アンチモンから選ばれた 一種または複数種の元素を用いても同様の効果が得られ

【0094】また、上述した3つの実施形態例では、パルスレーザーであるエキシマレーザー照射により、非晶質ケイ素膜を結晶化、あるいは結晶性ケイ素膜の結晶性を助長する方法を用いた。特に、触媒元素による結晶性ないのでは、無対しては、特殊一点

により結晶化された結晶性ケイ素膜の良好な結晶性を保 持した上で、さらに結晶粒内の欠陥、転位などが効果的 に処理され、高品質な結晶性ケイ素膜が得られる。この ときの加熱手段として、本実施形態で用いたエキシマレ ーザー以外に、連続発振Arレーザーなど他の種類のレ ーザーを用いても同様の処理が可能である。また、レー ザー光の代わりに赤外光、フラッシュランプを使用して 短時間に1000℃~1200℃(シリコンモニターの 温度)まで上昇させ試料を加熱する、いわゆるRTA (ラピッド・サーマル・アニール:RTP(ラピッド・ 10 実施形態の作製工程を示す工程図である。 サーマル・プロセス)ともいう)などのいわゆるレーザ 一光と同等の強光を用いてもよい。

【0095】さらに、本発明の応用としては、液晶表示 用のアクティブマトリクス型基板以外に、例えば、密着 型イメージセンサー、ドライバー内蔵型のサーマルヘッ ド、有機系EL等を発光素子としたドライバー内蔵型の 光書き込み案子や表示案子、三次元IC等が考えられ る。本発明を用いることで、これらの素子の高速、高解 像度化等の高性能化が実現される。さらに本発明は、上 述の実施形態で説明したMOS型トランジスタに限ら ず、結晶性半導体を索子材としたパイポーラトランジス 夕や静電誘導トランジスタをはじめとして幅広く半導体 プロセス全般に応用することができる。

#### [0096]

【発明の効果】以上詳述したように、本発明を用いるこ とにより、安価なガラス基板の使用やスループットの向 上を図れ、また、絶縁基板上に構成され、Nチャネル型 TFTとPチャネル型TFTとを有する半導体装置およ び半導体回路において、N型TFTのオフ特性を損なう ことなく、現在問題となっているP型TFTのオン特性 30 112m、112p、212m、212p、312m、 を大きく向上でき、高性能な半導体回路、特にCMOS 構造回路が簡便なプロセスにて得られる。特に、液晶表 示装置においては、周辺駆動回路部を構成するTFTに 要求される高性能化・高集積化を満足し、同一基板上に アクティブマトリクス部と周辺駆動回路部とを有するド ライパモノリシック型アクティブマトリクス基板を実現 でき、モジュールのコンパクト化、高性能化、低コスト 化が図れる。

#### 【図面の簡単な説明】

【図1】第1の実施形態で説明するTFTの作製工程の 40 317、318、319 電極 概要を示す平面図である。

【図2】図1のA-A'で切った断面図であり、第1の 実施形態の作製工程を示す工程図である。

【図3】第2の実施形態で説明するTFTの作製工程の 概要を示す平面図である。.

【図4】図3のB-B'で切った断面図であり、第2の 実施形態の作製工程を示す工程図である。

【図5】第3の実施形態で説明するTFTの作製工程の 概要を示す平面図である。

【図6】図5のC-C'で切った断面図であり、第3の

【図7】本発明のTFTのV、- I。特性を示す図であ

【図8】本発明に用いるインパーター回路を示す図であ

【図9】従来のTFTの $V_c - I_s$ 特性を示す図である。 【符号の説明】

101、201、301 ガラス基板

102、202、302 下地膜

103、203、303 ケイ素膜

20 104、204、304 マスク膜

105、205、305 触媒元素

206、306 結晶成長方向

107、207、307 レーザー光

108、208、308 ゲート絶縁膜

109n, 109p, 209n, 209p, 309n,

309p ゲート電極

110n、110p 陽極酸化層

111n, 111p, 211n, 211p, 311n,

311p チャネル領域

312p ソース/ドレイン領域

113n, 113p, 213n, 213p, 313n,

313p ソース/ドレイン領域

114n, 114p, 214n, 214p, 314n,


314p TFT活性領域


115、215、315 レーザー光

116、216、316 層間絶縁膜


117、118、119 電極


217、218、219 電極























### 【図7】








[図5]


















### [図8]



### [図9]

